南京派易晟电子科技有限公司

Nanjing PiYS Electronic Technology CO.,LTD

> - -国产平台系列- -

多功能雷达信号处理单元

1 概述

多功能雷达信号处理单元采用多路高速ADC、高速DAC、FPGA+多核DSP硬件架构，可实现6通道中频/基带信号高速采样、任意中频调制信号产生、雷达定时/TR组件控制信号产生、频综接收机控制、管理波控单元、100M/1000M以太网通信、低旁瓣脉压、MTD、恒虚警检测、目标识别、点迹凝聚、终端控制指令分发及上报等功能。内置北斗定位定向模块获取雷达的方位、位置、时间等信息，提供倾斜仪、方位伺服等外设通信接口，可应用于体积、重量、功耗严格约束的一维/两维有源相控阵脉冲压缩雷达、一维相扫宽带线性调频连续波雷达的高速实时信号处理。

2 技术性能

2.1系统组成

信号处理单元采用多通道高速采样+K7 FPGA+多核DSP+高速DAC硬件架构，硬件电路组成框图如图1所示。主要由6路中频/基带信号采样电路、采样时钟产生电路、DAC时钟产生、FPGA及其扩展电路、2组独立读写的DDR3存储器、FPGA扩展的4个串口、高速DAC及外围电路、定时控制信号产生及驱动、6678多核 DSP及其扩展电路、DSP时钟电路、100M/1000M以太网、DSP的RS485扩展、DSP与FPGA间的EMIF接口、SRIO接口、GPIO接口、供电电源、光纤接口等部分组成。

多功能雷达信号处理单元

2.2主要功能

2.2.1定时、控制信号产生

根据终端的控制指令产生雷达系统正常工作的PRI、CPIB、CPIE等定时信号，TP（TR组件发射使能）、TR（TR组件接收使能）、TRSW（TR组件收发控制信号）、接收机增益控制、CAL（频综校准控制信号）、校准口I/校准口II选择、SYNC（模拟目标产生触发信号）等控制信号，并将定时控制信号驱动隔离后输出给波控板。

2.2.2发射中频调制信号产生

产生满足技术性能要求的脉冲中频调制信号或宽带中频线性调频连续波信号。

2.2.3提供多种通信接口

提供10M/100M以太网口或RS485通信口实现与数据处理终端的双向通信，接收终端的控制指令报文、发送目标报告报文给终端。

提供RS232接口与倾斜仪通信，接收倾斜仪的俯仰、翻滚信息报文，解析俯仰信息发送给终端。

提供RS232接口与定位定向模块通信，接收定位、定向及时间报文。

提供RS232接口与寻北仪/方位伺服通信，接收方位信息。

2.2.4具备时戳产生功能

利用定位定向模块的秒脉冲、信号处理单元产生的ms时戳数据和北斗基准时间生成目标时间信息。

2.2.5 FPGA与DSP间具备多种数据接口

FPGA与DSP间具有SRIO接口、EMIF接口、GPIO接口。

2.2.6时钟产生

利用外部输入高稳定时钟产生ADC、DAC、FPGA的工作时钟。

2.2.7供电电源产生

利用外部输入+12V电源产生信号处理正常工作的各种工作电源。

2.2.8波控码计算及分发

解析终端控制指令的方位/俯仰波束驻留指令，计算有源阵面的发射相位码、接收幅相码（发射波束不进行幅度加权），并进行幅、相补偿后发送给波控板。

2.2.9多通道中频信号采集及下变频

可对6路中频输入信号进行高速同步采样、数字下变频处理，输出6路基带信号供后续的DBF、多通道脉压、MTD等处理。

2.2.10基带信号的实时处理

对和、方位差、俯仰差波束的基带信号或4个子阵的基带信号进行DBF、脉压、相参积累等实时信号处理，并将和、方位差、俯仰差全程距离单元的功率谱数据通过SRIO接口传输给DSP。

2.2.11目标检测

根据当前CPI的信号处理指令，完成目标恒虚警检测、高精度测速、方位/俯仰和差波束测角、点迹凝聚、强目标干扰剔除等处理。

2.2.12干扰识别

利用检测出目标的时域和频域数据提取特征，进行干扰识别、剔除。

2.2.13环境温度测量及控制

具备环境温度测量及风扇控制功能，当环境温度高于20℃时控制本板及系统的风扇开启，低于20℃时关断本板及系统风扇。

2.2.14故障检测

具备故障自检和工作状态监视功能，并将其它分系统的故障信息上报给终端。

2.2.15 TR组件收发通道测量

利用TR组件收发通道测量、测试程序，完成发射、接收通道的幅相特性测量，并生成不同频点的幅、相校正系数。

2.2.16接收方向图测量功能

可实现接收方向图测量功能，利用接收方向图测试程序测量方位和、差方向图，俯仰和、差方向图。

2.2.17管理外扩设备

管理外部扩展的倾斜仪、寻北仪/方位伺服等设备。

2.3主要性能

2.3.1接口

a) 光纤通信接口：单通道双向光纤，传输速率10Gbps。

b) 以太网：1个100M/1000M以太网。

c) 串行口：DSP提供1个串口，FPGA扩展到DSP的串口4个。

d) 1个波控板接口（含电源、RS422通信口、控制信号等）。

e) 1个频综收发组件接口。

f) 输入电源接口1个。

g) 8位测试信号输出口1个。

h) 高稳定时钟输入口1个。

i) 6个中频/基带输入信号接口。

j) 1个中频调制信号输出接口。

k) 两个北斗天线接口。

l) FPGA、DSP调试口、电源编程口各1个；

m) 1个倾斜仪接口；

n) 1个寻北仪/方位伺服接口。

2.3.2 FPGA存储器扩展

2组独立读写DDR3存储器，每组容量为256M×32bit，读写时钟频率：≥1066MHz。

2.3.3 DSP存储器扩展

DSP扩展256M×64bit DDR3存储器，读写时钟频率：≥1066MHz。

2.3.4 FPGA与DSP间接口

a）一组SRIO接口；

b）EMIF接口；

c）GPIO接口。

2.3.5 FPGA与DSP间的SRIO

通道数：4；

传输速率：3.125Gbps。

2.3.6外部输入时钟

频率：120MHz；

功率：10dBm ±1dBm；

输出阻抗：50Ω；

信号形式：正弦波。

2.3.7输出中频调制信号

a）中频频率：510MHz/1800MHz（可根据用户需要定制）；

b）信号带宽：30MHz/150MHz（可根据用户需要定制）；

c）信号形式：脉冲调制信号/线性调频连续波；

d）输出信号功率：0dBm±1dBm；

e）输出阻抗：50欧姆；

f）谐波：≤-30dBc；

g）杂散抑制（带外）：≥50dB。

2.3.8中频输入信号及采样

a）输入信号通道数：6路；

b）中频频率：510MHz；

c）输入信号功率：≤10dBm；

d）输出阻抗：50欧姆；

e）ADC采样频率：≥120MSPS；

f）ADC分辨位数：≥14位；

g）ADC有效分辨位数（ENOB）：≥11位。

2.3.9供电及功耗

a）供电电源：+12V±1V；

b）功耗： ≤ 20W。

2.3.10重量

≤ 340g（含散热板、风扇）。

2.3.11散热方式

自然散热。

2.4接口

对外接口如表1所示。